Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018) — различия между версиями

{{SlidesSection}}
[[File:Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018).pdf|left|page=-|300px]]

{{----}}
[[File:{{#setmainimage:Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018)!.jpg}}|center|640px]]
{{LinksSection}}
* [https://2018.secrus.org/program/submitted-presentations/pipeline-circuits-to-compute-several-expressions/ Talks page on SECR site]
<!-- <blockquote>[©]</blockquote> -->

<references/>





<!-- topub -->



Draft]]
{{stats|disqus_comments=0|refresh_time=2018-12-04T18:15:56.559358|youtube_plays=0}}

[[Категория:SECR-2018]]
[[Категория:Алгоритмы]]
[[Категория:Параллельное программирование]]
[[Категория:Компиляторы]]

Версия 11:29, 18 февраля 2019

Докладчик

Борис Штейнберг

Данная статья относится к области высокоуровневого синтеза. Работа посвящена предварительным преобразованиям программ языка Си, до их автоматического преобразования компилятором в HDL-описание соответствующей электронной схемы. Рассматриваемые преобразования направлены на поиск такой конвейерной схемы, которая способна вычислять несколько различных программных циклов. Создание такого конвейерного вычислителя может привести к экономии ресурсов ПЛИС при генерации схемы и может сэкономить время, необходимое для перепрограммирования ПЛИС-ускорителя. Реализация таких преобразований предполагается на основе ОРС (оптимизирующей распараллеливающей системы).

Задача поиска оптимального конвейера оказывается вычислительно сложной, но, в некоторых частных случаях, сводится к известной задаче выравнивания строк.

Видео

Презентация

Примечания и ссылки

• Talks page on SECR site

Plays:0   Comments:0