Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018) — различия между версиями

;{{SpeakerInfo}}: {{Speaker|Борис Штейнберг}}
<blockquote>
Данная статья относится к области высокоуровневого синтеза. Работа посвящена предварительным преобразованиям программ языка Си, до их автоматического преобразования компилятором в HDL-описание соответствующей электронной схемы. 
Рассматриваемые преобразования направлены на поиск такой конвейерной схемы, которая способна вычислять несколько различных программных циклов. Создание такого конвейерного вычислителя может привести к экономии ресурсов ПЛИС при генерации схемы и может сэкономить время, необходимое для перепрограммирования ПЛИС-ускорителя. 
Реализация таких преобразований предполагается на основе ОРС (оптимизирующей распараллеливающей системы). 

Задача поиска оптимального конвейера оказывается вычислительно сложной, но, в некоторых частных случаях, сводится к известной задаче выравнивания строк.
</blockquote>

{{VideoSection}}

{{vimeoembed|240322657|800|450}}
{{youtubelink|}}{{letscomment}}

{{SlidesSection}}
[[File:Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018).pdf|left|page=-|300px]]

{{----}}
[[File:{{#setmainimage:Конвейерные схемы, вычисляющие несколько выражений (Борис Штейнберг, SECR-2018)!.jpg}}|center|640px]]
{{LinksSection}}
* [https://2018.secrus.org/program/submitted-presentations/pipeline-circuits-to-compute-several-expressions/ Talks page on SECR site]
<!-- <blockquote>[©]</blockquote> -->

<references/>